Virtex-5 LX , SX LXT, SXT Platform FPGA ile dizayn etmek

Virtex™-5 FPGA architectural kaynaklari nasil etkili bir sekilde kullanabilmeyi merak ediyormusunuz, cevabi burada. Bu dersde dizaynı anlamaya odaklanmaktayız ve mevcut cihazlardada görebilirsiniz.

Bu konular içermektedir: Virtex-5 FPGA overview, yeni CLB, DCM ve PLL, global ve regional clocking techniques, memory, DSP ve arithmetic logic, and source-synchronous resources. Ayrıca, yeni kaynakların LXT platformuyla mevcuttur (EMAC, PCI Express, and GTP).

Not: Unutmayın ilk ders malzemeleri sadece Virtex-5 LX FPGA platformunu kapsar. Hazır olur olmaz gelecek revizyonlarda ek malzemeler yer alacak.

Seviye

Orta

Kurs suresi

1 Gun

Kimler katilmali?

Temel FPGA dizan ve Designi of permormance kursunu yapan kisilere tavsiye ediyoruz. A comprehensive knowledge of the Virtex-4 family architecture is also required. This material should be considered a Virtex-5 FPGA update course from the Virtex-4 FPGA family.

Onsartler

• Elbette Temel FPGA tasarım Kursu
• Performans ders için tasarım
• Virtex-4 Family Kurs veya kapsamlı bilgi Virtex-4 ile dizayn etmek

Software Tools

• Xilinx ISE™
• Xilinx ISIM™

Bilgi

Bu kapsamlı eğitimini tamamladıktan sonra, hanginbilgiye sahip olacaksınız:

• Virtex-5 FPGA nin6-input LUTu tanımlamak
• Virtex-5 bulunmakta olan CLB arajmanı spesifize etmek
• Virtex-5 deki RAM Kaynaklarını tanımlamak
• Virtex-5 dekiDSP48E slice i farklılaştırmak ve aritmetik mantık kaynakları
• Virtex-5 clocking kaynaklarını tanımlamak
• Virtex-5 LXT yeni özellikleri açıklamak

Course Outline

• Tanıtım
• Virtex-5 FPGA genel bakiş
• CLB kaynaklar
• Clocking kaynaklar
• Lab 1: Clocking kaynaklar Lab
• I/O kaynaklar
• Hafıza kaynaklar
• XtremeDSP Teknoloji kaynaklar
• Lab 2: DSP48E kaynaklar Lab
• Virtex-5 LXT FPGA Overview

Lab Descriptions

The labs will provide practical hands-on application of the principles taught throughout the course.

• Lab 1 - Clocking Resources: In this lab, you will use the Architecture Wizard to create a PLL core for instantiation in your design. You will then simulate and verify the PLL core.
• Lab 2 - DSP48E Resources: In this lab, you will create a a MACC and a loadable MACC by using the XtremeDSP™ technology (DSP48E) resource through the CORE Generator™ software. You will then compare the OPMODEs chosen by the CORE Generator software with the expected values.